PATENT ABSTRACTS OF JAPAN

(11)Publication number:

08-122823

(43) Date of publication of application: 17.05.1996

(51)Int.Cl.

G02F 1/136 H01L 27/12 H01L 29/786

(21)Application number : 06-265465

(71)Applicant: FUJITSU LTD

(22)Date of filing:

28.10.1994

(72)Inventor: ICHIMURA TERUHIKO


NASU YASUHIRO

(54) THIN FILM TRANSISTOR SUBSTRATE AND ITS MANUFACTURE

(57)Abstract:

PURPOSE: To obtain high aperture rate in the case of being used in a display device.

CONSTITUTION: A thin film transistor has a gate bus line 12 formed on an insulated plate; a drain bus line 14 arranged so as to cross the gate bus line 12 through an insulating layer; a thin film transistor 18 provided at every crossing part between the gate bus line 12 and the drain bus line 14; and a picture element electrode 20 connected to the thin film transistor 18, and each drain bus line 14 is composed of two drain bus line parts 14a, 14b extending in parallel to each other, and the picture element electrode 20 is overlappingly provided on the drain bus line part 14a on its one side and the drain bus line part 14b on its other side.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号

特開平8-122823

(43)公開日 平成8年(1996)5月17日

	. 29/78 612 C 余 未請求 請求項の数5 OL (全8頁)
	•
審査請求	ない 大調の 競の項の数5 OI (今 8 日)
	ト 不明不 明小スツメリ UL (土 0 貝)
1)出顧人	000005223 富士通株式会社
2)発明者	神奈川県川崎市中原区上小田中1015番地 市村 照彦 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内
2)発明者	新 那須 安宏 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内
4)代理人	、 弁理士 石田 敬 (外3名)
	4)代理人

(54) 【発明の名称】 薄膜トランジスタ基板及びその製造方法

(57)【要約】

【目的】 薄膜トランジスタ基板及びその製造方法に関し、表示装置で使用される場合に高い閉口率を得ることができるようにするすることを目的とする。

【構成】 絶縁板の上に形成されたゲートパスライン12と、絶縁層を介して該ゲートパスラインと交差して配置されたドレインパスライン14と、該ゲートパスラインと該ドレインパスラインの交差部毎に設けられた薄膜トランジスタ18と、該薄膜トランジスタに接続された画素電極20とを備え、各ドレインパスライン14が平行に延びる2つのドレインパスライン部分14a、14bからなり、該画素電極20はその一側にある一つのドレインパスライン部分14a及びその他側にある一つのドレインパスライン部分14bに重なって設けられている構成とする。

1

【特許請求の範囲】

【請求項1】 絶縁板(11)の上に形成されたゲート パスライン(12)と、絶縁層を介して該ゲートパスラ インと交差して配置されたドレインパスライン(14) と、該ゲートパスラインと該ドレインパスラインの交差 部毎に設けられた薄膜トランジスタ(18)と、該薄膜 トランジスタに接続された画素電極(20)とを備え、 各ドレインパスライン(14)が平行に延びる2つのド レインパスライン部分 (14a、14b) からなり、該 ライン部分 (14a) 及びその他側にある一つのドレイ ンパスライン部分(14b)に重なって設けられている ことを特徴とする薄膜トランジスタ基板。

【請求項2】 該画素電極がその一個にあるドレインパ スライン部分に重なる面積と、該画素電極がその他側に あるドレインパスライン部分に重なる面積とが等しいこ とを特徴とする薄膜トランジスタ基板。

【請求項3】 絶縁板(11)の上に形成されたゲート パスライン(12)と、絶縁層を介して眩ゲートパスラ インと交差して配置されたドレインパスライン(14) と、該ゲートパスラインと該ドレインパスラインの交差 部毎に設けられた薄膜トランジスタ(18)と、該薄膜 トランジスタに接続された画素電極 (20) とを備え、 該画素電極(20)は平行に延びる一対の端部(20 a、20b)を有し、該画素電極(20)の一対の端部 (20a、20b) が上から見てドレインパスラインの 端部(14p、14q)とそれぞれ一致するように設け られていることを特徴とする薄膜トランジスタ基板。

【請求項4】 該画素電板は、該画素電板の端部がゲー するように設けられていることを特徴とする請求項3に 記載の薄膜トランジスタ基板。

【請求項5】 該画案電極は基板裏面から露光する工程 により作られることを特徴とする請求項1から4のいず れか1項に記載の薄膜トランジスタ基板の製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は例えば液晶表示装置で使 用される薄膜トランジスタ基板及びその製造方法に関す

[0002]

【従来の技術】液晶表示装置は、液晶が一対の基板の間 に封入されており、電圧を印加することにより液晶の光 透過状態を変化させて表示を行う。最近では、液晶表示 装置の大型化や高精細化に伴い、アクティブマトリクス をもった液晶表示装置の開発が盛んに行われている。ア クティブマトリクスをもった液晶表示装置では、液晶を 封入した一対の基板のうちの一方の基板は、薄膜トラン ジスタ基板と呼ばれ、ゲートパスラインと、ドレインパ

クス状に設けたものである。他方の基板はカラーフィル 夕基板と呼ばれ、微小な領域毎に赤、青、緑色の部分を 含むカラーフィルタ、ブラックマトリクス及び共通電極 を設けられたものである。

[0003]

【発明が解決しようとする課題】液晶表示装置では、大 型化や高精細化に伴い、1つの画素の面積が小さくな り、閉口率が小さくなる傾向にある。また、パックライ トに大きな電力をかけることなく明るい表示を得ること **画楽電極(20)はその一側にある一つのドレインパス 10 が求められている。このような事情から、所定の画楽の** 面積に対してできるだけ開口率を高くすることが求めら れている。

【0004】1つの画案の面積はゲートパスラインとド レインパスラインとで囲まれた領域で規定される。画書 電極はゲートパスラインとドレインパスラインからそれ ぞれ所定のギャップだけ内寄りの線で囲まれた領域に形 成されている。 面索電極とドレインパスラインとの関係 においては、画楽電極とドレインパスラインとは交互に 位置し、1つの画素電極については、その両側にドレイ 20 ンパスラインがあることになる。従って、闽素電極がど ちらかのドレインパスライン側に偏って形成されている と、画素電極の一端部が近い方のドレインパスラインか らの電圧の影響を強く受け、画素電極の他端部が違い方 のドレインパスラインからの電圧の影響を弱く受け、全 体として受ける電圧が変動することになり、画像の階調 表示に不都合が生じることがある。従って、國案電極が どちらかのドレインパスライン側に偏って形成されてい ても、そのような電圧の変動がないように、画素電極と ドレインパスラインとの間に相当のギャップがあるよう トパスラインの端部及び薄膜トランジスタの端部と一致 30 に設計されていた。従って、画素電極の大きさは小さく なり、開口率が小さかった。

> 【0005】さらに、画素電極と対向してプラックマト リクスがある。プラックマトリクスの関口部は、画素電 極とほぼ同じ形状をしているが、画素電極の大きさより も小さい。すなわち、薄膜トランジスタ基板とカラーフ ィルタ基板とを貼り合わせたときにこれらの間で多少の 位置ずれがあってもプラックマトリクスから光が洩れな いように、プラックマトリクスの閉口部の大きさを画素 電極の外形輪郭よりもかなり小さく形成していた。従っ 40 て、閉口率は画素電極の大きさで決まったものよりもさ らに小さくなる。さらに、蓄積容量電極を設けると、蓄 積容量電極が光を遮るので開口率はさらに小さくなると いう問題点があった。

【0006】本発明の目的は、例えば液晶表示装置等の 表示装置で使用される場合に高い開口率を得ることので きる薄膜トランジスタ基板及びその製造方法を提供する ことである。

[0007]

【課題を解決するための手段】本発明による薄膜トラン スラインと、薄膜トランジスタと、画素電極とをマトリ 50 ジスタ基板は、絶縁板11の上に形成されたゲートパス ライン12と、絶縁層を介して該ゲートパスラインと交差して配置されたドレインパスライン14と、該ゲートパスラインと該ドレインパスラインの交差部毎に設けられた薄膜トランジスタ18と、該薄膜トランジスタに接続された画素電極20とを備え、各ドレインパスライン14が平行に延びる2つのドレインパスライン部分14a、14bからなり、該画素電極20はその一側にある一つのドレインパスライン部分14a及びその他側にある一つのドレインパスライン部分14a及びその他側にある一つのドレインパスライン部分14bに重なって設けられていることを特徴とするものである。

【0008】また、もう一つの本発明による薄膜トランジスタ基板は、絶縁板11の上に形成されたゲートパスライン12と、絶縁層を介して該ゲートパスラインと交差して配置されたドレインパスライン14と、該ゲートパスラインと該ドレインパスラインの交差部毎に設けられた薄膜トランジスタ18と、該薄膜トランジスタに接続された画素電極20とを備え、該画素電極20は平行に延びる一対の端部20a、20bを有し、該画素電極の一対の端部が上から見てドレインパスラインの端部14p、14qとそれぞれ一致するように設けられていることを特徴とするものである。

【0009】これらの薄膜トランジスタ基板の製造方法 においては、該國素電極は基板裏面から露光する工程に より作られることを特徴とするものである。

[0010]

[0011]

【実施例】図1は本発明の第1実施例の薄膜トランジスタ基板10を示す平面図であり、図2は図1の線II-IIに沿ってとった断面図である。図3は図1及び図2の薄膜トランジスタ基板10を含む液晶表示装置100を示す断面図である。図5及び図6は薄膜トランジスタ基板10の製造方法を示す図である。

【0012】図1から図3において、薄膜トランジスタ 基板10はガラス等の透明な絶縁板11を含む。絶縁板 11の上にはゲートパスライン12がクロム等の金属に 40 より形成される。ドレインパスライン14がゲートパスライン12の上方に形成され、ドレインパスライン14 が絶縁層16に包まれている。さらに、薄膜トランジスタ18がゲートパスライン12とドレインパスライン14の交差部毎に設けられる。さらに、國素電極20が薄膜トランジスタ18に接続して設けられる。図面においては、1組の國素電極20及び薄膜トランジスタ18のみが示されているが、多数の組の國素電極20及び薄膜トランジスタ18がマトリクス状に設けられ、アクティブマトリクスを構成することは明らかであろう。 50

【0013】図1及び図6に示されるように、薄膜トランジスタ18はゲート電極22を含む。ゲート電極22はゲートパスライン12と一体的に設けられたものである。蓄積容量電極(図示せず)をゲートパスライン12及びゲート電極22と一体的に形成することもできる。薄膜トランジスタ16は、さらにドレインパスライン14から延びるドレイン電極24と、ソース電極26と、半導体層28と、チャネル保護層30とからなる。画案電極20はソース電極26に接続される。

10 【0014】ゲートパスライン12及びドレインパスライン14は例えばクロムやチタン、あるいはこれらの複合構造で作られる。図6においては、絶縁層16は室化シリコンからなる第1絶録層16aと第2絶録層16bとからなる。また、ドレイン電極24及びソース電極26の下で、半導体層28の上にはオーミックコンタクト層32が設けられている。

続された画案電極20とを備え、該画案電極20は平行 に延びる一対の端部20a、20bを有し、該画案電極 の一対の端部が上から見てドレインパスラインの端部1 4p、14qとそれぞれ一致するように設けられている ことを特徴とするものである。 (0009)これらの薄膜トランジスタ基板の製造方法

【0016】 國素電極20はその一側(例えば図1で右側) にある一つのドレインパスライン部分14a及びその他側(例えば図1で左側)にある一つのドレインパスライン部分14bに重なって設けられている。各ドレインパスライン14の2つのドレインパスライン部分14a、14bの間にはギャップがあいている。

【0017】図3において、液晶表示装置100は、薄 30 膜トランジスタ基板10とカラーフィルタ基板50と、 これらの基板10、50の間に封入された液晶60とか らなる。カラーフィルタ基板50は、透明な絶縁板51 の上に設けられたカラーフィルタ52と、その上に設け られたブラックマトリクス54と、その上に設けられた 共通電極56とからなる。カラーフィルタ52と赤、 緑、青の微小な色領域を有する。

【0018】図4は従来の液晶表示装置を示す図である。この液晶表示装置は、薄膜トランジスタ基板70とカラーフィルタ基板80の間に封入された液晶60とからなる。薄膜トランジスタ基板70は、次の2点を除けば図1から図3の薄膜トランジスタ基板10と同様である。

【0019】すなわち、図4では、ドレインパスライン70が所定の幅aの一条の線として形成され、固案電極77がドレインパスライン74から所定のギャップbだけ内寄りの線で囲まれた領域に設けられている。これに応じて、カラーフィルタ基板80のプラックマトリクス84は、その遮蔽部分の幅がxとなっている。ブラックマトリクス84と固案電極77とは、幅cだけ重なって50いる。従って、x=(a+2b+2c)である。重なり

5

の幅cはドレインパスライン70の幅aの半分程度にと るのが普通であり、従って、x=(2a+2b)であ る.

【0020】図3において、各ドレインパスライン部分 14a、14bの幅を図4のドレインパスライン70の 幅と等しく、a とすることができる。また、2 つのドレ インパスライン部分14a、14bの間のギャップを図 4の画業電極77とドレインパスライン74との間のギ ャップと等しく、bとすることができる。カラーフィル 夕基板50のブラックマトリクス54の遮蔽部分の幅 10 チングを行い、オーミックコンタクト層32及び半導体 は、 y である。

【0021】図3では、ドレインパスライン部分14 a、14bに光遮蔽の機能をもたせているので、ブラッ クマトリクス54の遮蔽部分の端部はドレインパスライ ン部分14a、14bの中央に位置させ、薄膜トランジ スタ基板10とカラーフィルタ基板50との間の位置ず れが起きても、光が洩れないようにしている。従って、 y = (a + b) であるが、実際の遮蔽部分の幅x =(2a+b)となる。従って、本発明の遮蔽部分の幅x ~= (2 a + b) は、従来の遮蔽部分の幅x = (2 a + 20 2 b) よりも小さく、本発明によれば、従来のものより も閉口率が大きくなっている。

【0022】次に図5及び図6を参照して薄膜トランジ スタ基板10の製造方法について説明する。図5及び図 6は図1の線VI--VIに沿ってとった断面図であり、薄膜 トランジスタ18の部分を示す。図5(A)に示される ように、絶縁板11の上にゲートパスライン12及びゲ 一ト電極22となるべき金属(例えばクロム)をスパッ 夕により例えば150nm成膜し、レジスト強布、露 光、現像し、硝酸セリウム第2アンモンを主成分とする 30 水溶液によるウェットエッチングにより、ゲートパスラ イン12及びゲート電極22を図1に示すような所定の 形状に形成する。レジストを剥離した後、第1の絶縁層 16aとなる窒化シリコン膜(450nm)、半導体層 28となるアモルファスシリコン膜(15~50n m)、及びチャネル保護層30となる窒化シリコン膜 (200nm)をプラズマCVDにて連続成膜する。

【0023】図5(B)に示されるように、レジスト強 布、露光、現像により、チャネル保護層30の上に所定 の形状のレジストパターン90を形成し、(C)に示さ 40 れるように、緩衝フッ酸水溶液によるウェットエッチン グ、レジスト剥離の工程を経て、チャネル保護層30を 所定の形状に形成する。このとき、半導体層30はまだ 全面的に残っている。

【0024】次に(D)に示されるように、モノシラン ガスとPH。ガスの混合ガスにより、オーミックコンタ クト層32となる(n*a-Si)膜(50nm)をプ ラズマCVDにて成膜した後、ドレインパスライン1 4、ドレイン電極24及びソース電極26となる例えば チタン (200 nm) をスパッタにて成膜する。なお、

オーミックコンタクト層32の形成は半導体層30にイ オンドーピングすることによっても行うことができる。

【0025】そこで、レジスト塗布、露光、現像、ウェ ットエッチングによりドレインパスライン14、ドレイ ン電極24及びソース電極26を所定の形状に形成す る。このときに使用したレジストにより、ドレインパス ライン14は平行に延びる2つのドレインパスライン部 分14a、14bからなる形状に形成される。 続いてレ ジストを剥離せずにRIEの塩素ガスによるドライエッ 層28を所定の形状にし、素子分離する。

【0026】次に、図6(A)に示されるように、第2 の絶縁層16bとして窒化シリコン膜をプラズマCVD にて成膜した後、レジスト塗布、露光、現像、エッチン グにを行い、第2の絶縁層16b(及び第1の絶縁層1 6 a) に穴17等をあける。続いて、(B) に示される ように、画素電価20となるITOを80nm成膜し、 レジスト塗布、露光、現像、エッチングにより画案電極 20を図1に示す所定の形状に形成する。

【0027】図7は、イメージリパーサルレジストを用 いて裏面露光工程を含む製造方法で、面素電極20を所 定の形状に形成する例を示す図である。図8は図7で使 用するマスクを示している。図7(A)において、画素 電極20となるITOを第2の絶縁層16bの上に全面 的に成膜したら、レジスト(イメージリパーサルレジス ト) 91を塗布する。そこで、図8 (A) に示されるマ スク92を使用して基板の表面側から露光する。図8 (A) のマスク92は、露光される部分(つまりマスク の開口部)を示しており、画素電極20の領域及びドレ インパスライン部分14a、14bの一部を含んでい る.

【0028】図7 (B) において、リパーサルベークを 行うと、マスク92から露光された部分(ハッチングの 部分)のレジストはその後の現像時に溶解せずに残るよ うになり、露光されなかった部分のレジストはネガ型か らポジ型に変わる。図7 (C) において、レジスト91 を剥離した後、基板の裏面倒から、ドレインパスライン 部分14a、14b(及びゲートパスライン12及び電 極等のその他の金属部分) をマスクとしてセルフアライ メント電光する。

【0029】今回露光された、一対のドレインパスライ ン部分14a、14bの部分の間のギャップに相当する 部分91aのレジストは、その後の現像時に脱落するよ うになる。前に露光されていず、今回も露光されなかっ たドレインパスライン部分14a、14bの影の部分9 1 bのレジストは、この後さらに露光されなければ、そ の後の現像時に溶解せずに残るようになる。前に露光さ れた部分(ハッチングの部分)のレジストは前に述べた ようにその後の現像時に溶解せずに残るようになる。

【0030】図7(D)において、図8(B)のマスク

50

93を使用して基板の表面側から露光する。図8(B) のマスク93も露光される部分を示しており、上側のゲ ートパスライン12及び薄膜トランジスタ18の領域を 含んでいる。従って、今回の露光されたレジストのう ち、最初に図8(A)のマスク92で露光されなかった 部分が、その後の現像時に脱落するようになる。図7は 図1の線II-IIに沿った断面図であるので、ゲートパス ライン12及び薄膜トランジスタ18の部分を含んでお らず、この図に見える範囲では、部分91aのレジスト トパスライン12及び薄膜トランジスタ18に相当する 部分が、最後の現像時に脱落するようになる。

【0031】従って、現像後のレジスト91は、部分9 1a、及びゲートパスライン12及び薄膜トランジスタ 18に相当する部分が脱落し、その後で画素電極20の エッチングを行うと、レジスト91のない部分がエッチ ングされる。このようにして、図1から図3に示した画 素電極20が得られる。この画素電極20は各側のドレ インパスライン部分14a、14bにぴったりとのって ン部分14 a に重なる面積と、該画素電極20がその他 便にあるドレインパスライン部分14bに重なる面積と が等しい。

【0032】図9は本発明の第2実施例の薄膜トランジ スタ基板10を示す図である。この薄膜トランジスタ基 板10は図1のものと同様には図1のものと同様に図3 の液晶表示装置に使用できる。薄膜トランジスタ基板1 0 ゲートパスライン12と、ドレインパスライン14 と、薄膜トランジスタ18と、画素電極20とを含むも つのドレインパスライン部分14a、14bからなる。 これらの2つのドレインパスライン部分14a、14b は14 c において接続されており、1つのドレインパス ライン14としての機能を有する。

【0033】画素電極20はその一傷(例えば図1で右 側) にある一つのドレインパスライン部分14a及びそ の他倒(例えば図1で左側)にある一つのドレインパス ライン部分14 bに重なって設けられている。この実施 例では、画素電極20の端部が各ドレインパスライン部 分14a、14bを越えてこれらのドレインパスライン 40 部分14a、14bの間のギャップの領域にまで延びて

【0034】このような構成により、前の実施例と同様 に開口率を上げることができる。そして、画素電極20 がその一側にあるドレインパスライン部分14aに重な る面積と、該画素電極20がその他側にあるドレインパ スライン部分14bに重なる面積とが等しい。もし画素 電極20の一方の端部のドレインパスラインとの重なり の面積が、画素電極20の他方の端部のドレインパスラ インとの重なりの面積と異なると、一方のドレインパス 50 ラインを駆動しているときと、他方のドレインパスライ ンを駆動しているときとで画素電極にかかる電圧が変動 するが、本発明によればそのような電圧の変動がない。

【0035】図10は本発明の第3実施例の薄膜トラン ジスタ基板10を示す図である。この薄膜トランジスタ 基板10は図1のものと同様には図3の液晶表示装置に 使用できる。 薄膜トランジスタ基板 10はゲートパスラ イン12と、ドレインパスライン14と、薄膜トランジ スタ18と、画素電極20とを含むものである。この実 のみが最後の現像時に脱落するようになる。また、ゲー 10 施例では、ドレインバスライン14はそれぞれ1本ずつ 延びるものである。

【0036】 國素電極20は薄膜トランジスタ18の位 置する部分が逃げていることを除くば概略矩形状であ り、対向する一対の端部(辺)20aがゲートパスライ ン12と平行であり、対向するもう一対の端部(辺)2 0 bがドレインパスライン14と平行である。後者の一 対の端部(辺) 20 bは上から見てドレインパスライン 14の端部14 qとそれぞれ一致するように設けられて いる。また、一対の端部(辺)20aも上から見てドレ おり、國素電極20がその一側にあるドレインパスライ 20 インパスライン14の端部14pとそれぞれ一致するよ うに設けられている。

【0037】このような画素電極20はネガ型レジスト を用いて基板裏面から露光する工程により作られる。上 記した図7 (C)を参照して説明したように、基板裏面 からレジストに露光するときには、金属層であるゲート パスライン12、ドレインパスライン14、及び薄膜ト ランジスタ18の各電極がマスクとして使用することが でき、レジストを現像して画素電極20をエッチングす ると、画素電極20の端部(辺)20bはドレインパス のである。ドレインパスライン14は、平行に延びる2 30 ライン14の端部14gと一致し、画素電極20の端部 (辺) 20 aはドレインパスライン14の端部14pと 一致するようになる。

> 【0038】このような構成により、前の実施例と同様 に閉口率を上げることができる。そして、画素電極20 はその一個にあるドレインパスライン14に重なり、且 つ他側にあるドレインパスライン14から間隔ができる ようにずれて形成されることがない。従って、ずれて形 成される場合のような画素電極にかかる電圧の変動がな

【0039】イメージリパーサルレジストを使用して も、画案電極20を形成することができる。図11は、 イメージリパーサルレジストを用いて裏面露光工程を含 む製造方法で、画素電極20を所定の形状に形成する例 を示す図である。図11 (A) において、画素電極20 となるITOを絶縁層16の上に全面的に成膜したら、 レジスト(イメージリパーサルレジスト)91を塗布す る。そこで、基板の裏面側から、ゲートパスライン1 2、ドレインパスライン14、及び薄膜トランジスタ1 8の電極をマスクとしてセルフアライメント第光する。

【0040】レジスト91の露光される部分(ハッチン

9

グ部分)はその後の現像時に溶解せずに残るようになる。そこで、図11 (B) において、リパーサルベークを行うと、露光されなかった部分91cのレジストはネガ型からポジ型に変わる。そこで、図11 (C) において、図8のマスク93のようなマスクを用いて基板の表面倒から露光する。それによって、レジストを現像したときに、ゲートパスライン12、ドレインパスライン14、及び薄膜トランジスタ18の部分のレジストが脱落し、画素電極20の部分のみレジスト91が残る。従って、エッチ10ングにより回素電極20が形成される。

[0041]

【発明の効果】以上説明したように、本発明によれば、 画素電極の大きさを大きくすることができ、それに伴っ てブラックマトリクスの開口部を大きくすることができ る。従って、閉口部の大きい表示装置を得ることができ る。

【図面の簡単な説明】

【図1】本発明の第1実施例の薄膜トランジスタ基板の 平面図である。

【図2】図1の線II-IIに沿った断面図である。

【図3】図1の薄膜トランジスタ基板を含む液晶表示装

置を示す断面図である。

【図4】従来の液晶表示装置を示す断面図である。

【図5】図1の基板の製造方法を示す図である。

【図6】図5の続きの工程を示す図である。

【図7】裏面露光工程を含む製造方法を示す図である。

10

【図8】図7の画素電極の形成時に使用するマスクを示す図である。

【図9】本発明の第2実施例の薄膜トランジスタ基板の 平面図である。

7 【図10】本発明の第2実施例の薄膜トランジスタ基板の平面図である。

【図11】裏面露光工程を含む製造方法を示す図であ *

【符号の説明】

10…基板

11…絶縁板

12…ゲートパスライン


14…ドレインパスライン

14a、14b…ドレインパスライン部分


20 18…薄膜トランジスタ

20…ゲート端子部

【図1】





【図2】



【図3】----


図1の基板を含む液晶表示装置を示す図








【図7】

裏面貫光工程を含む製造方法を示す間











【図9】


第2実施例を示す因




【図11】

裏面男光工程を含む製造方法を示す器







JP08122823

Publication Title:	
JP08122823	
Abstract:	
Abstract not available for JP08122823	
Data supplied from the esp@cenet database - Worldwide	

Courtesy of http://v3.espacenet.com